TFE 2023-2024 Hardware #1

Titre: Design of a regression simulation workflow, compatible with gitlab CI/CD

Cible : Ingénieur en Electronique

Centres de compétences internes : FPGA / DevOps

Description du travail :

CI/CD (Continuous integration and continuous delivery) design flows become more and more popular, also in VHDL design. Next to automatic syntax checking, compiling and bitstream generation, being able to launch automatically a series of tests is a real improvement to any CI/CD flow. To do this, a simulation regression suite is needed. The goal of this internship is to propose a regression simulation workflow for VHDL designs. This workflow is based on an existing regression suite such as VUint or hdlRegression and should be compatible to the CI/CD workflow of gitlab.
The main tasks include:
- Make an overview of exisitng simulation regression suites for VHDL
- Propose a work flow around the most promising suite, compatible to the Deltatec design methodology
- Demonstrate the proposed work flow
- Integrate this work flow in the exisiting CI/CD flow
- The internship is suitable for students with a background in electronics or computer science and knowledge of VHDL and VHDL simulation. Prior knowledge to python is not necessary but a plus.

TFE 2023-2024 Hardware #2

Titre: FPGA/SoC power consumption

Cible : Ingénieur en Electronique

Centres de compétences internes : FPGA

Description du travail :

When doing power calculations for a FPGA, the power estimator (of AMD/Xilinx) is used to get numbers out. These are used with margin to dimension the power tree of the design.
This internship would like to verify how the estimations from the power calculator and from Vivado relate to the reality.
To do this, an existing design is used in which the number of DSPs, BRAMs, logic, IOs is adapted to check the impact on the estimation (power estimator outputs or power estimator fed with Vivado netlist details inputs) and the real consumption (taking into account the ambient temperature, with a specific heatsink, airflow, etc..)
If a (good) correlation is found between the parameters and the reality, this can be used to optimize the power tree in future designs resulting in (most probably) smaller devices, so less PCB space and more choice in the possible devices to implement the power tree. All of this results in a cheaper solution.
To make this internship successful, the following is needed:
- Selection of a platform with an existing application which has all the necessary power measurement support needed to compare the power supply per voltage rail. ZCU104 from AMD/Xilinx could be a candidate
- Clear definition of the tests needed to verify the impact of the BRAMs, DSPs, LUTs, FFs, PLLs, MMCMs, external interfaces like DDR, SDI, …
- Executing the power measurements and estimations
- Correlate the estimations to the measurement
- Conclusions
If the results of this internship are good, it could be extended in a second phase to SoC devices, focusing mainly on the PS power, since the PL power is assumed to be in line with what was seen in phase 1.

TFE 2023-2024 Hardware #3

Titre : IP 2110 Stream Analyzer

Cible : Ingénieur en Electronique

Centres de compétences internes : FPGA / Network

Description du travail :

SMPTE 2110 est une suite de normes de la Society of Motion Picture and Television Engineers (SMPTE) qui décrit comment envoyer des médias numériques sur un réseau IP.
La société Deltacast (https://www.deltacast.tv/) offre des cartes PCIe de capture et de playout pour gérer ces formats de transports vidéo sur IP.
Dans le cadre de ces solutions, le travail consiste à développer un module capable d’identifier et lister les streams circulant sur le réseau en amont de la capture afin de proposer une aide au gestionnaire de l’infrastructure et à l’équipe de développement.
Les points suivants seront à réaliser:
- Etude des différents protocoles impliqués.
- Développement d’un module VHDL permettant d’analyser et consigner les différents paquets vus sur le réseau.
- Développement d’un module de traitement et de présentation des données récoltées, permettant de discriminer efficacement les flux détectés.

TFE 2023-2024 Hardware #4

Titre: Implémentation et caractérisation d'un processeur RISC-V sur AMD Xilinx Vivado

Cible : Ingénieur en Electronique

Centres de compétences internes : FPGA / System-On-Chip

Description du travail :

Le processeur RISC-V est une architecture de processeur libre et open-source qui a gagné en popularité ces dernières années en raison de sa simplicité et de sa flexibilité. Le but de ce stage est d’implémenter, de caractériser et d'optimiser un processeur RISC-V sur FPGA Xilinx.
Les tâches principales du stagiaire incluront :
- Étude de l'architecture RISC-V et de ses différentes extensions (par exemple, RV32I, RV64I, etc.)
- Étude des différentes solutions existantes sur le marché du FPGA.
- Implémentation d'un processeur RISC-V à partir d’une de ces solutions.
- Intégration des blocs de base dans un processeur complet en utilisant l'outil Vivado de Xilinx
- Optimisation des performances du processeur en ajustant les paramètres tels que la fréquence d'horloge, la taille de la mémoire cache, etc.
- Test du processeur en utilisant des outils de simulation et de débogage pour s'assurer de son bon fonctionnement.
- Comparatif de performances par rapport aux solutions utilisées chez DELTATEC.

TFE 2023-2024 Hardware #5

Titre: Copper Coin Technology

Cible : Ingénieur en Electronique

Centres de compétences internes : PCB, Thermal management

 Description du travail :

Alors que la technologie continue d’évoluer à un rythme exponentiel, la gestion thermique devient une problématique de plus en plus importante dans la fabrication et l’assemblage des circuits imprimés (PCB). Un meilleur transfert de chaleur se traduira généralement par une diminution des pannes et sera parfois un facteur décisif pour répondre aux spécifications de conception du produit.

D’un point de vue fabrication de composants, il est de plus en plus difficile de dissiper une grande quantité d’énergie vu la miniaturisation de ces derniers qui diminue les surfaces d’échanges thermiques avec l’extérieur.
De plus, les cartes sont de plus en plus petites, ce qui implique des radiateurs avec des dimensions réduites et donc moins efficaces.
Etant donné que l’on ne peut plus agir sur le composant, de nouvelles solutions PCB émergent sur le marché. Parmi celles-ci, on retrouve la technologie Copper Coin qui consiste à insérer une pièce de cuivre dans le PCB, généralement sous le ou les composants qui doivent être refroidis.

Le but de cette mission est de caractériser cette technologie via simulation et par mesure sur un vrai design implémenté par le candidat lui-même.

TFE 2023-2024 Hardware #6

Titre: Réduction de la consommation de cartes d’interface vidéo

Cible : Ingénieur en Electronique

Centres de compétences internes : électronique (électronique de puissance, électronique analogique, PCB), FPGA

Description du travail :

La société Deltacast (https://www.deltacast.tv/) offre des cartes PCIe de capture et de playout vidéo pour le domaine du broadcast.
Dans le cadre de ces solutions, le travail consiste à étudier, à fonction équivalente, les possibilités de réduction de la consommation électrique. Cette étude s’effectuera principalement selon deux axes technologiques :
- Solution électronique : est-ce que des modifications de design électronique pourraient réduire la consommation électrique
- Solution FPGA : y a t’il des pistes de réduction de consommation électrique du FPGA, au coeur de l’architecture de ces cartes ?

Pour chaque axe, les éléments suivants sont demandés :
- Analyse de l’existant
- Propositions d’améliorations avec performances espérées
- Implémentation (lorsque possible dans le cadre du stage/TFE) des propositions d’amélioration
- Analyse des performances et corrélation avec l’analyse. Explication des déviations.
- Conclusions et propositions pour le futur.

Si vous marquez de l'intérêt pour un (des) sujet(s) de stage/TFE, n'hésitez pas à nous demander la description complète du travail ou d'autres informations via le formulaire ci-dessous (en mentionnant le numéro du sujet).